10나노 미만 D램에 새 셀 구조 적용 목표
[더팩트｜우지수 기자] 송재혁 삼성전자 디바이스솔루션(DS)부문 최고기술책임자(CTO) 사장이 셀 면적을 줄여 저장 용량을 늘리는 차세대 D램 기술 '4F²(포에프스퀘어)'를 개발하고 있다고 밝혔다. 중국 창신메모리테크놀로지(CXMT)가 같은 기술을 적용한 서버용 제품을 연내 내놓겠다고 예고한 가운데 삼성전자 반도체 기술 수장이 개발 사실을 확인했다.
14일 송재혁 사장은 서울 강남구 코엑스에서 개막한 '제28회 반도체대전(SEDEX 2026)' 현장에서 이에 대해 묻는 취재진 질문에 "그렇다"고 답했다. 개발 진척도에 대해서는 "열심히 합니다"라고 했을 뿐 구체적인 일정이나 단계는 밝히지 않았다.
4F²는 데이터를 저장하는 셀 하나가 차지하는 면적을 줄여 같은 크기의 칩에 더 많은 셀을 넣는 기술이다. 현재 주로 쓰이는 6F² 구조보다 셀 면적을 3분의 1가량 줄일 수 있다.
삼성전자는 해당 기술을 연구하고 있다고 꾸준히 밝혀 왔다. 셀 트랜지스터를 세로로 세운 수직 채널 트랜지스터(VCT) D램이 삼성전자가 개발 중인 형태다. 업계에 따르면 삼성전자는 첫 10나노 미만 D램에 4F² 구조를 적용해 2028년 양산을 목표하고 있다.
CXMT는 최근 4F² 구조를 적용한 서버용 DDR5 메모리 모듈을 올해 말까지 출시하겠다고 밝혔다. 업계 안팎에서는 한·중 기술 격차가 좁혀질 수 있다는 우려와 중국 업체의 양산 능력은 아직 검증되지 않았다는 신중론이 함께 나온다.
한국반도체산업협회장을 겸하고 있는 송 사장은 이날 주요 기업 부스를 돌며 전시 현장을 점검했다. 안현 SK하이닉스 개발총괄 사장과 이준석 개혁신당 의원이 동행해 삼성전자와 SK하이닉스 전시관 등을 함께 둘러봤다.
삼성전자는 AI 응용처별 반도체를 한데 모은 부스를 꾸렸다. 7세대 고대역폭메모리(HBM)인 HBM4E와 파운드리 4나노 공정으로 만든 베이스 다이를 함께 배치해 메모리와 로직 칩을 모두 자체 생산한다는 점을 내세웠다. 삼성전자는 지난 5월 12단 HBM4E 샘플을 세계 최초로 고객사에 공급했다고 밝혔다. 올해 처음 마련한 반도체 클러스터존에서는 약 360조원을 투입하는 경기 용인 국가산업단지 조성 계획을 소개했다. 삼성전자는 2027년 착공에 들어가 2029년 10월 첫 생산라인을 가동하는 것을 목표로 하고 있다.
SEDEX는 한국반도체산업협회가 주최하는 국내 최대 반도체 전문 전시회로 올해 28회째를 맞았다. 한국전자전(KES)과 함께 열리며 메모리와 시스템반도체, 장비·부품, 소재 등 반도체 생태계 전반의 기업이 참가한다. 올해는 '실리콘 지능의 시대로'를 주제로 16일까지 사흘간 진행된다. 협회는 300개 기업이 888개 부스를 꾸려 지난해보다 참가 기업은 70여곳, 부스는 230여개 늘어난 역대 최대 규모라고 설명했다.
개막일에는 안현 사장 등이 기조강연에 나섰고 15일에는 국제반도체표준협의기구(JEDEC)와 협회가 AI 메모리를 주제로 국제 포럼을 연다.
index@tf.co.kr
- 발로 뛰는 <더팩트>는 24시간 여러분의 제보를 기다립니다.
- · 카카오톡: '더팩트제보' 검색
- · 이메일: jebo@tf.co.kr
- · 뉴스 홈페이지: https://talk.tf.co.kr/bbs/report/write
- · 네이버 메인 더팩트 구독하고 [특종보자→]
- · 그곳이 알고싶냐? [영상보기→]